金融界2023年12月5日消息,据国家知识产权局公告,高通股份有限公司申请一项名为“延迟插值器“的专利,公开号CN117178482A,申请日期为2022年3月。
专利摘要显示,一种延迟插值器(630)包括:上拉器件(810‑1、810‑K),其中上拉器件中的每个上拉器件被耦合在供电轨(Vdd)与节点(830)之间;和下拉器件(815‑1、815‑L),其中下拉器件中的每个下拉器件被耦合在节点与接地之间。延迟插值器还包括被耦合至上拉器件的第一控制电路(840),其中第一控制电路具有被配置为接收第一信号的第一输入(842)、被配置为接收相对于第一信号延迟的第二信号的第二输入(844)和被配置为接收第一延迟码的控制输入(846)。延迟插值器还包括被耦合至下拉器件的第二控制电路(850),其中第二控制电路具有被配置为接收第一信号的第一输入(852)、被配置为接收第二信号的第二输入(854)和被配置为接收第二延迟码的控制输入(856)。