金融界2024年1月30日消息,据国家知识产权局公告,高通股份有限公司申请一项名为“用于在多时隙上的TB的擦除型LDPC速率匹配“,公开号CN117480745A,申请日期为2022年5月。
专利摘要显示,提供了用于针对TBoMS的速率匹配的方法、装置和计算机可读存储介质。示例方法包括:计算针对多个UL时隙中的每个UL时隙的时隙长度,针对每个UL时隙的所述时隙长度与多个速率匹配输出比特相关联,每个UL时隙包括针对所述多个速率匹配输出比特的起始点,针对每个UL时隙的所述时隙长度与起始边界相关联,所述多个UL时隙与单个TB或单个速率匹配中的至少一者相关联。示例方法可以包括分配所述多个速率匹配输出比特中的一个或多个比特用于调制过程。示例方法可以包括避免分配所述多个速率匹配输出比特中的至少一个比特用于所述调制过程,所述至少一个比特对应于UCI复用。